完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.author | 江蕙如 | en_US |
| dc.contributor.author | Jiang Iris Hui-Ru | en_US |
| dc.date.accessioned | 2014-12-13T10:51:51Z | - |
| dc.date.available | 2014-12-13T10:51:51Z | - |
| dc.date.issued | 2007 | en_US |
| dc.identifier.govdoc | NSC96-2220-E009-010 | zh_TW |
| dc.identifier.uri | http://hdl.handle.net/11536/102948 | - |
| dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=1467025&docId=263108 | en_US |
| dc.description.sponsorship | 行政院國家科學委員會 | zh_TW |
| dc.language.iso | zh_TW | en_US |
| dc.title | 單晶片系統驗證之核心技術開發---子計畫四：單晶片系統設計流程之實體驗證(III) | zh_TW |
| dc.title | Physical Verification for SoC Design Flow(III) | en_US |
| dc.type | Plan | en_US |
| dc.contributor.department | 國立交通大學電子工程學系及電子研究所 | zh_TW |
| 顯示於類別： | 研究計畫 | |
