張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(III)

標題:	張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(III) Key Issues of Channel Engineering and Reliability for Strained-Si/SiGe Nanometer Gate Length CMOS Devices(III)
作者:	莊紹勳 Chung Steve S 國立交通大學電子工程學系及電子研究所
公開日期:	2007
官方說明文件#:	NSC96-2221-E009-185
URI:	http://hdl.handle.net/11536/102959 https://www.grb.gov.tw/search/planDetail?id=1473703&docId=264692
顯示於類別：	研究計畫