張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(II)

標題:	張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(II) Key Issues of Channel Engineering and Reliability for Strained-Si/SiGe Nanometer Gate Length CMOS Devices(II)
作者:	莊紹勳 Chung Steve S 交通大學電子工程系
公開日期:	2006
官方說明文件#:	NSC95-2221-E009-273
URI:	http://hdl.handle.net/11536/89823 https://www.grb.gov.tw/search/planDetail?id=1309500&docId=241987
Appears in Collections:	Research Plans