張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(II)

Title:	張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(II) Key Issues of Channel Engineering and Reliability for Strained-Si/SiGe Nanometer Gate Length CMOS Devices(II)
Authors:	莊紹勳 Chung Steve S 交通大學電子工程系
Issue Date:	2006
Gov't Doc #:	NSC95-2221-E009-273
URI:	http://hdl.handle.net/11536/89823 https://www.grb.gov.tw/search/planDetail?id=1309500&docId=241987
Appears in Collections:	Research Plans

APA	莊., & Chung S. S (2006). 張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(II). https://www.grb.gov.tw/search/planDetail?id=1309500&docId=241987.
Bibtex	@article{2006, title={張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(II)}, author={莊紹勳 and Chung Steve S}, journal={https://www.grb.gov.tw/search/planDetail?id=1309500&docId=241987}, year={2006}, url={https://ir.lib.nycu.edu.tw/handle/11536/89823}, }