低溫複晶矽薄膜電晶體電容特性及模型之研究

Abstract

在實現系統面板的目標上，多晶矽主動元件的技術是一個非常重要的角色。多晶矽主動元件相較於傳統的非晶矽能夠更迅速的傳遞電子(高電子遷移率)。在應用上，其劣化的行為是一個非常重要的課題。之前的研究指出，多晶矽薄膜電晶體容易受到幾個劣化機制影響，包含熱載子效應，自發熱效應，水氣，光漏電和其他交流偏壓造成的效應。然而，由於電流傳導行為是被通道全部的劣化區域影響，要詳細暸解被破壞的區域是不容易的。在本計畫中，一些受偏壓影響的條件，除了傳統電壓電流特性之外，亦將以電壓電容量測加以討論，這將能夠進一步的檢驗局部的劣化。另外藉由電容量測的頻率反應，也能夠有助於瞭解劣化的機制是來自於被捕獲的載子亦或是形成的能態，這都將會在我們的計畫中加以研究。 為了研究這幾個課題，本計畫著重在其劣化機制以及描述劣化行為之模型。這樣的電壓電容行為的研究提供我們更多有關於低溫多晶矽薄膜電晶體之電壓電流的訊息。並將所研究的電路模型引入SPICE解釋其電壓電容的行為。同時，我們希望藉由計畫的執行能達到卓越的研究成果，能更提昇我國技術水準，趕上世界的技術水平，衍生更具附加價值的面板產品。