三維積體電路的靜電放電防護結構

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	陳冠能	en_US
dc.contributor.author	賴明芳	en_US
dc.contributor.author	陳宏明	en_US
dc.date.accessioned	2014-12-16T06:12:06Z	-
dc.date.available	2014-12-16T06:12:06Z	-
dc.date.issued	2012-07-01	en_US
dc.identifier.govdoc	H01L027/04	zh_TW
dc.identifier.govdoc	H02H009/00	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/103416	-
dc.description.abstract	一種三維積體電路的靜電放電防護結構,包括一第一主動層、一矽晶穿孔元件以及一第二主動層。其中矽晶穿孔元件配置於第一主動層中,第二主動層則與第一主動層相互堆疊。第二主動層包括一基板以及一靜電放電保護元件,靜電放電保護元件具有一摻雜區埋於基板內,且靜電放電保護元件電性連接該矽晶穿孔元件。	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	三維積體電路的靜電放電防護結構	zh_TW
dc.type	Patents	en_US
dc.citation.patentcountry	TWN	zh_TW
dc.citation.patentnumber	201227924	zh_TW
顯示於類別：	專利資料

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。