渦輪解碼器之架構

Abstract

本發明提出一種渦輪解碼器之架構，利用一最大後置機率解碼器自一共享記憶體讀取先驗資料，且先驗資料會先經過一讀取位址產生器重排位址後，再經過最大後置機率解碼器運算為數非本徵資料，並經過一寫入位址產生器重排位址，再寫入共享記憶體內，且本發明還設置一快取記憶體，藉此降低對外部記憶體的存取，進而降低功率消耗，且本發明可有效降低共享記憶體使用量，並降低電路複雜度，且可降低成本。