一種形成半導體深次微米線寬結構的方法

Abstract

本發明為一種僅利用光阻顯影及斜角度蝕刻，形成半導體深次微米線寬結構的方法。首先在半導體基材表面披覆兩層光阻，控制適當的曝光能量或顯影條件，以顯影第二層光阻，而第一層光阻不被顯開。而具有下切(Under-Cut)側壁的凹槽結構可形成於第二層光阻上。再以相對於半導體基材垂直方向的斜角度，對第一層光阻進行非等向性蝕刻製程。而第二層光阻凹槽的一邊側壁，可以保護部分第一層光阻免於受到蝕刻；且本發明亦可在半導體基材表面披覆三層光阻再以上述方式進行蝕刻。於進行金屬蒸鍍與浮離(Lift-Off)製程後，可定義出金屬電極的線寬，形成具有深次微米線寬之Γ型閘極。 A method for fabricating deep sub-micron metal electrode using tilt etching is proposed. Multi-layer photoresist structure is first formed on the substrate. The photoresist structure is then patterned using adequate exposure energy and development condition so that underlying first photoresist layer is not developed while an under-cut resist groove is formed on top of the first photoresist layer. Anisotropic etching is then performed at a proper angle with respect to the normal of the substrate surface. The edge of the under-cut groove can shield a portion of the first photoresist layer from etching. While the etched first photoresist layer forms an opening, which defines the footprint of the metal electrode after direct metal evaporation and lift-off process. This method provides a simple and cost-effective process for the fabrication of Γ -shaped gate with deep sub-micron gate length using the optical lithography. 【創作特點】 故而本發明之實施方式如下： 首先在一半導體基材表面，依序旋塗披覆第一層光阻與第二層光阻。 接著，使用適當曝光能量與顯影條件，或使用不同種類之顯影劑，依序顯影，使得第一層光阻不會被顯影，而第二層光阻在顯影後，形成一具有下切開口之結構。 再進行斜角度非等向性蝕刻，利用第二層光阻光阻所形成之結構，作為蝕刻遮罩，藉以蝕刻第一層光阻。 進行金屬蒸鍍，並繼續進行浮離製程。再去除不必要的金屬及光阻層，即可形成金屬Γ型閘極。 本發明之再一實施方式，係在一半導體基材表面，依序旋塗披覆第一光阻層，第二光阻層與第三光阻層。 使用適當曝光能量與顯影條件以進行顯影，第一光阻層不會被顯開，而第二光阻層與第三光阻層在選擇性曝光顯影後，形成一具有下切之結構。 利用第二光阻層與第三光阻層為蝕刻遮罩，對第一光阻層進行斜角度非等向性蝕刻。接著進行金屬蒸鍍，以及浮離製程，去除不必要的金屬及光阻層，可完成Γ型閘極製作。 本發明使用多層光阻，選擇性顯影製程，並利用斜角度非等向性蝕刻，藉以形成Γ型閘極，以達到縮減線寬之目的。 本發明可以避免使用價格昂貴之相位移光罩，或先進之電子微影設備，並達到深次微米或奈米尺寸之解析度。