整合被動元件之半導體裝置

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	邱俊誠	en_US
dc.contributor.author	張志瑋	en_US
dc.contributor.author	楊自森	en_US
dc.date.accessioned	2014-12-16T06:17:39Z	-
dc.date.available	2014-12-16T06:17:39Z	-
dc.date.issued	2014-07-01	en_US
dc.identifier.govdoc	H01L027/04	zh_TW
dc.identifier.govdoc	H01L023/52	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/106524	-
dc.description.abstract	本發明提供一種整合被動元件之半導體裝置，應用於類比電路中，係利用穿孔技術，製作出電容、電阻及電感之被動元件。至少一被動元件設於基板中，被動元件包含依序層疊的第一導電層、第一介電層及第二導電層，該第一導電層與該第二導電層之間係透過該第一介電層以產生一等效元件，至少一半導體積體電路設於基板上，係透過第一導電層及第二導電層電性連接，據以形成雙向訊號導通路徑。被動元件可設於基板的背面，以解決被動元件佔據了有限的基板面積的問題。	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	整合被動元件之半導體裝置	zh_TW
dc.type	Patents	en_US
dc.citation.patentcountry	TWN	zh_TW
dc.citation.patentnumber	201426971	zh_TW
顯示於類別：	專利資料

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。