從環繞於IC設計與製造資料所發展的智慧製造設計自動化研究-子計畫五：資料分析平台用於以晶片偵測器為依據之速度分級

標題:	從環繞於IC設計與製造資料所發展的智慧製造設計自動化研究-子計畫五：資料分析平台用於以晶片偵測器為依據之速度分級 Data-Analytic Platform for Speed Binning Using On-Chip Monitors
作者:	趙家佐國立交通大學電子工程學系及電子研究所
關鍵字:	;
公開日期:	2016
摘要:
官方說明文件#:	MOST105-2221-E009-182-MY3
URI:	https://www.grb.gov.tw/search/planDetail?id=11876228&docId=484497 http://hdl.handle.net/11536/131785
顯示於類別：	研究計畫