結合高效率PSAC與錯誤修正之基於記憶體快速傅立葉轉換處理器設計與實作

Full metadata record

DC Field	Value	Language
dc.contributor.author	張又展	zh_TW
dc.contributor.author	許騰尹	zh_TW
dc.contributor.author	Chang, Yu-Chan	en_US
dc.contributor.author	Hsu, Terng-Yin	en_US
dc.date.accessioned	2018-01-24T07:38:59Z	-
dc.date.available	2018-01-24T07:38:59Z	-
dc.date.issued	2016	en_US
dc.identifier.uri	http://etd.lib.nctu.edu.tw/cdrfb3/record/nctu/#GT070256064	en_US
dc.identifier.uri	http://hdl.handle.net/11536/140185	-
dc.description.abstract	隨著行動通訊迅速的發展下，多種不同的無線通訊規格日新月異，而在正交分頻多工技術裡面，快速傅立葉轉換 (FFT) 是一個占很大量的計算以及硬體之區塊。因此本篇著重於如何去設計處理器去配合無線通訊平台 (WPU) 進行各種不同規格之無線通訊演算法，重點將著重在其對於點數彈性以及如何有效率的在不同規格、運算階段下使用直接數位頻率合成器(Direct Digital Frequency Synthesizer)以產生所需的迴旋因子，所展現的便是配合直接數位頻率合成器的記憶體快速傅立葉轉換 (FFT) 處理器。在此所提供之快速傅立葉轉換處理器將可利用記憶體式架構，提供 2-128 點數之需求，並且能夠利用分配運算單元的方式，分配資源給多根天線，達到多重輸入以及輸出或SLIDING快速傅立葉轉換的效果，其中再利用迴旋因子的週期性和正弦、餘弦之對稱性來刪減重覆的迴旋因子表格，使得直接數位頻率合成器內記憶體中所需儲存的起始猜測值及補償值數量減為四分之一，且透過傅利葉運算的排程使得一個直接數位頻率合成器能產生八個運算單元在不同規格下所需要的迴旋因子，能夠有效的利用最小資源，達到最大的成果。	zh_TW
dc.description.abstract	無	en_US
dc.language.iso	zh_TW	en_US
dc.subject	傅立葉	zh_TW
dc.subject	迴旋因子	zh_TW
dc.subject	記憶體式	zh_TW
dc.subject	正交頻分复用	zh_TW
dc.subject	多輸入輸出	zh_TW
dc.subject	FFT	en_US
dc.subject	Twiddle Factor	en_US
dc.subject	Memory based FFT	en_US
dc.subject	OFDM	en_US
dc.subject	MIMO	en_US
dc.title	結合高效率PSAC與錯誤修正之基於記憶體快速傅立葉轉換處理器設計與實作	zh_TW
dc.title	Design and Implementation of Memory-based FFT Processors In Proposed Schedule with Efficient PSAC and Error Recovery in MIMO OFDM System	en_US
dc.type	Thesis	en_US
dc.contributor.department	資訊科學與工程研究所	zh_TW
Appears in Collections:	Thesis