完整後設資料紀錄
DC 欄位語言
dc.contributor.author張 翼en_US
dc.contributor.author劉 世謙en_US
dc.contributor.author▲黄▼ 崇▲カイ▼en_US
dc.contributor.author▲呉▼ 佳勳en_US
dc.contributor.author韓 秉承en_US
dc.contributor.author林 岳欽en_US
dc.contributor.author謝 廷恩en_US
dc.date.accessioned2019-04-11T06:15:21Z-
dc.date.available2019-04-11T06:15:21Z-
dc.date.issued2018-06-21en_US
dc.identifier.govdocH01L021/338en_US
dc.identifier.govdocH01L029/778en_US
dc.identifier.govdocH01L029/812en_US
dc.identifier.govdocH01L021/336en_US
dc.identifier.govdocH01L029/78en_US
dc.identifier.govdocH01L021/8246en_US
dc.identifier.govdocH01L027/105en_US
dc.identifier.govdocH01L029/788en_US
dc.identifier.govdocH01L029/792en_US
dc.identifier.govdocH01L021/28en_US
dc.identifier.govdocH01L021/316en_US
dc.identifier.urihttp://hdl.handle.net/11536/151463-
dc.description.abstract【課題】閾値を6Vよりも大きくし、誤起動の発生を効果的に避ける半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、基材110と、チャネル層120と、バリア層130と、溝と、電荷トラップ層220と、強誘電体材料230と、ゲート250と、ソースSと、ドレインDと、を含む。チャネル層120は、基材110に配置される。バリア層130は、チャネル層120に配置される。バリア層130は溝を有し、且つ、溝の下方のバリア層130は、厚さを有する。ドレインDとソースSは、バリア層130に配置される。電荷トラップ層220は、溝の底面を覆う。強誘電体材料230は、電荷トラップ層220に配置される。ゲート250は、強誘電体材料230に設けられる。【選択図】図4Aen_US
dc.language.isoen_USen_US
dc.title半導体装置及びその製造方法en_US
dc.typePatentsen_US
dc.citation.patentcountryJPNen_US
dc.citation.patentnumber2018098478en_US
顯示於類別:專利資料


文件中的檔案:

  1. 2018098478.pdf

若為 zip 檔案,請下載檔案解壓縮後,用瀏覽器開啟資料夾中的 index.html 瀏覽全文。