統計資料
總造訪次數
| 檢視 | |
|---|---|
| Experimental Demonstration of Stacked Gate- All-Around Poly-Si Nanowires Negative Capacitance FETs With Internal Gate Featuring Seed Layer and Free of Post-Metal Annealing Process | 1 |
本月總瀏覽
| 六月 2024 | 七月 2024 | 八月 2024 | 九月 2024 | 十月 2024 | 十一月 2024 | 十二月 2024 | |
|---|---|---|---|---|---|---|---|
| Experimental Demonstration of Stacked Gate- All-Around Poly-Si Nanowires Negative Capacitance FETs With Internal Gate Featuring Seed Layer and Free of Post-Metal Annealing Process | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
檔案下載
| 檢視 |
|---|
國家瀏覽排行
| 檢視 | |
|---|---|
| 印度 | 1 |
縣市瀏覽排行
| 檢視 | |
|---|---|
| Mumbai | 1 |