統計資料
總造訪次數
| 檢視 | |
|---|---|
| Layout techniques for on-chip interconnect inductance reduction | 115 |
本月總瀏覽
| 九月 2025 | 十月 2025 | 十一月 2025 | 十二月 2025 | 一月 2026 | 二月 2026 | 三月 2026 | |
|---|---|---|---|---|---|---|---|
| Layout techniques for on-chip interconnect inductance reduction | 2 | 0 | 0 | 2 | 2 | 2 | 0 |
檔案下載
| 檢視 |
|---|
國家瀏覽排行
| 檢視 | |
|---|---|
| 中國 | 98 |
| 美國 | 10 |
| 越南 | 3 |
| 日本 | 2 |
| 澳大利亞 | 1 |
| 智利 | 1 |
縣市瀏覽排行
| 檢視 | |
|---|---|
| Shenzhen | 97 |
| Menlo Park | 4 |
| Kensington | 2 |
| Beijing | 1 |
| Cho Ha | 1 |
| Edmond | 1 |
| Hanoi | 1 |
| Kirksville | 1 |
| Santiago | 1 |
| Vinh | 1 |