統計資料
總造訪次數
| 檢視 | |
|---|---|
| 2xVDD-Tolerant Power-Rail ESD Clamp Circuit With Low Standby Leakage in 65-nm CMOS Process | 112 |
本月總瀏覽
| 七月 2024 | 八月 2024 | 九月 2024 | 十月 2024 | 十一月 2024 | 十二月 2024 | 一月 2025 | |
|---|---|---|---|---|---|---|---|
| 2xVDD-Tolerant Power-Rail ESD Clamp Circuit With Low Standby Leakage in 65-nm CMOS Process | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
檔案下載
| 檢視 |
|---|
國家瀏覽排行
| 檢視 | |
|---|---|
| 中國 | 95 |
| 美國 | 14 |
| 台灣 | 2 |
| 印度 | 1 |
縣市瀏覽排行
| 檢視 | |
|---|---|
| Shenzhen | 95 |
| Menlo Park | 7 |
| Kensington | 6 |
| Edmond | 1 |
| Hsinchu | 1 |
| Mumbai | 1 |