助聽器上的低功耗迴音消除器之設計與實現

Abstract

對助聽器的使用者而言，助聽器本身會有惱人的迴音干擾出現，且具有電池容量不大和使用者長時間使用的需求。而一般研製在助聽器上的低功耗迴音消除器的設計，都是採用基本的LMS或DLMS演算法去實現。而主要的低功耗設計方法都還是著重於架構或是電路之上。 基於上述的LMS based演算法，我們將會在更新係數值和濾波行為上使用了乘法運算而導致結構體複雜度始終無法降低。有鑑於此，本論文發展一新式演算法，P2SPT(Partial & Progressive Signed Power-of-Two)演算法，同時也調整了設計上的結構，而得到遠比目前所知方法還低的功耗情況。P2SPT演算法的發展是為了大幅降低使用上的運算複雜度。所以我們利用了人耳對噪音干擾的適應性，以降低迴音到人耳可接受的程度，而不追求完全消除迴音的情況下，來達到超低功耗的目的。此演算法運用了sign-sign演算法和有條件下的periodic partial update演算法作為更新的觸發，再將更新係數做Progressive的編碼後去驅動濾波器係數。同時針對濾波器運算，我們採用三個2的冪次組合成係數。所以功耗自然會比以乘法器為元件的傳統LMS-based演算法要來的低得多。對應的架構設計上，配合我們製程條件為漏電情形嚴重的90奈米製程和我們本身運用了P2SPT演算法之後而簡化結構，再加上希望用register file來取代資料大量移動的shifter register。本論文針對助聽器的低速運轉設計，搭配功耗分析結果，動用了最大折疊架構來更精簡面積及功耗。總結而言，由本論文發展的P2SPT演算法和不同於一般迴音消除器的結構設計，我們將可達到所得單一運算功耗為先前最好設計的1.7%，整體只需22.26u watt、8.1 K (gate count)，並且消除迴音效果良好的低功耗迴音消除器。

This thesis present a ultra low power design for acoustic feedback cancellation for hearing aids. Unlike traditional designs only focusing on the architecture and circuit level, the presented design exploits the characteristics of hearing aids applications to simplify the algorithm and its associated architecture. The presented algorithm adopts a partial and progressive signed-power-of-two algorithm. This algorithm simplifies the update step with partial update process and sign only algorithm. Furthermore, we use three power-of-two digits to progressively construct the filter coefficients. The resulted architecture exploits the low operating frequency of hearing aids such that a fully folded architecture is adopted with low power SRAM. The final implementation with TSMC0.13um only needs 8.16K gate count and 22.26uW power consumption.