適用於異質性平台之低功率可程式化資料流設計

Abstract

在硬體的使用效率和功率的考量上，在多媒體應用上的運算需求並非單一處理器系統所能負擔。因此，在多媒體SOC 的設計中，常會外掛其他專門輔助處理數位信號的電路，如：加速器或資料流，來處理信號轉換的運算。在針對加速信號處理運算的問題上，本實驗室曾提出一個新式的加速器(DSP-lite)。它是一個以軟體控制來改變硬體資料流型態的計算引擎，利用微程式碼表格來控制資料的流向，用以降低硬體的複雜度。模擬的結果顯示，以工作時脈(execution cycles)來比較的話，使用幾乎同樣運算資源，DSP-lite的資料流經最佳化過的運算元排程後，其運算的效率約為ADSP-21xx效能的3倍。而DSP-lite實作晶片的面積為1.7x1.7mm2、功率消耗：52mW。比起使用DSP微處理器來做加速硬體時，在運算效率與功率消耗方面都有大幅改善。 在電路的控制方面，DSP-lite所使用的微程式碼未經編碼，因此所使用的微程式碼表格容量很大，且在重新更新資料路徑(reconfigure datapath)時必需做額外的工夫更新表格。因此，以DSP-lite的資料流觀念為藍本，本論文改變其中的控制機制以指令控制取代原來的微程式碼表格，重新規劃一個適於處理線性轉換運算問題的處理器：定義一組指令集架構，能把資料流向的控制和運算單元的運算分開，使運算單元能夠專注於讀入和產生資料數值，而不用理會該數值來源和去向；並採用分散式的暫存器檔，相較於傳統集中式暫存器檔的設計，在運算速度方面：做信號處理時，它必需多花30%個時脈做資料交換的動作，但可使晶片面積縮小75%，功率消耗減少68%，大幅降低了運算單元的平行度對傳統暫存器檔在電路複雜度上的衝擊。以指令集寫成的程式比DSP-lite使用微程式表格可以減少50%的記憶體用量，同時保有原本的效能。本論文利用此處理器核心完成了一連串DSP線性轉換的模擬。以實作的比較結果顯示，在加速DSP運算方面，它只使用相當於TI C55x一半的硬體資源，但卻有更好的運算效率。 最後，以UMC 1P6M 0.18um CMOS製程，實作此一處理器的晶片，其最高工作頻率可達268MHz, 晶片面積為 0.6x0.6 mm2，平均消耗功率為 37mW。