可調式視訊編碼器於NVIDIA CUDA之平行演算與實現

Abstract

由於顯示處理器的快速發展，近年來漸漸發展出將顯示處理器應用於非圖形的運算，以輔助中央處理器，此技術通稱為GPGPU。美國NVIDIA公司在2007年提出一個全新的顯示處理器架構，其全名為「統一運算單元架構」，簡稱CUDA，為現今對運算能力要求極高的資料密集型應用程式提供了具彈性的大型平行運算平台。在本篇論文中，我們提出高度平行化的H.264/AVC-SVC motion estimation 方法，並針對CUDA的結構最佳化。這個設計包括了temporal layer motion estimation以及inter layer residual prediction。

為了在CUDA的多處理器結構中得到好處，我們將SVC參考軟體的演算法轉換成block-level 平行化的結構，特別是在耗費最多運算時間的 motion estimation部分。為了達到平行化，我們試著移除 motion vector predictor而不影響整體效能。我們也重新調整了 inter layer prediction運算，來發揮多處理器平台的好處。此外記憶體的延遲是另一個硬體限制，為了要能完全的利用CUDA的處理能力，我們對於執行緒的分配使用與記憶體的配置做了最佳化。我們在NVIDIA GeForce 8800GTX GPU平台上驗證提出的演算法；和dual-core PC相比，對個別模組的加速達到了約15倍，整體H.264/AVC-SVC編碼器則有8到10倍的加速。而在兩層以上的 spatial layer時，因為inter layer prediction仍有一部分使用CPU運算，因此加速為2到7倍。