標題: | 考量島間傳遞延遲的分散式暫存器檔案架構之效能考量架構合成 Performance-Driven Architectural Synthesis for Distributed Register-File Microarchitecture with Inter-Island Delay |
作者: | 許婉玲 Hsu, Wan-Ling 周景揚 黃俊達 Jou, Jing-Yang Huang, Juinn-Dar 電子研究所 |
關鍵字: | 分散式架構;distributed register architecture |
公開日期: | 2009 |
摘要: | 進入深次微米時代,過長的連線導致過大的延遲,使得系統的效能難以繼續提高。在過去數種分散式暫存器架構已被提出,企圖使用較短的區域連線進行大部分的資料傳輸,以解決延遲的問題。在本篇論文中,我們提出一種分散式架構,稱之為考慮島間傳遞延遲的分散式暫存器檔案的架構。在這個架構上,提出一個合成流程使得整體效能盡可能達到最好。首先,分配運算子到島上得到一個初步的結果;接著,利用反覆增加效能的方法,嘗試得到更佳的結果。由實驗結果得知,與前作相比,我們可以將效能增加平均達到百分之二十九點二。 |
URI: | http://140.113.39.130/cdrfb3/record/nctu/#GT079611645 http://hdl.handle.net/11536/41771 |
顯示於類別: | 畢業論文 |