一個十六位元互補式金氧半大型積體電路乘法器之設計與製作

Abstract

本篇論文介紹了一種新的、適合於大型積體電路製作的高速並行乘法器設計方法。本 設計係針對乘法器的乘法理論、硬體架構及細部電路三方面來加以改善，使得所設計 出的乘法器除了能具備有高速運算的能力外，在電路上並力求規則化及模組化。如此 不但可以簡化設計的複雜度，同樣的方法還可以很容易的擴充到任何位元長度的乘法 器製作上。此外，在設計上我們並儘量設法縮小整個電路在矽晶元上所佔的面積。 最後，我們利用互補式金氧半P 井區 4微米的技術實際設計及製作了一個十六位元二 補數之乘法器。經由SPICE 模擬的結果顯示，本乘法器每做一次乘法所需時間只要11 0奈秒。