克利斯--為金氧半線路的林界路徑時序分析程式

Abstract

在VAX 11/780 UNIX 系統，我們以C 語言編寫設計一個CMOS /NMOS 臨界路徑時序分 析程式－－克利斯。 此程式強調於指出電路中信號傳送最慢的路徑，由LINGR 發展而出，利用事件描述的 資料結構及混成時間進行結構，模凝被測電路，並以簡單的指令指供彈性的輸入淚發 型式或重疊的計時信號。克利斯擁有 CAESAR 介面，在模擬時將延遲訊息直接顯現於 電路佈置圖上，並有 SPICE 及MOTA 介面以作更精確的時予波型模凝。此程式可指出 不正常的電路行為如剎車、尖刺、競傳等現象，同時報告在主要輸出入點與記憶元件 之間的信號延遲以預測被測電路的最高工作頻率。