Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 楊子和 | en_US |
dc.contributor.author | YANG, ZI-HE | en_US |
dc.contributor.author | 任文仁 | en_US |
dc.contributor.author | 沈建葳 | en_US |
dc.contributor.author | REN, WEN-REN | en_US |
dc.contributor.author | REN, JIAN-WEI | en_US |
dc.date.accessioned | 2014-12-12T02:03:08Z | - |
dc.date.available | 2014-12-12T02:03:08Z | - |
dc.date.issued | 1984 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT732430035 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/52087 | - |
dc.description.abstract | 本論文中,我們完成一個程式,它對於N 位元並行加法器能夠自動產生佈線圖。利用 字串連的概念,我們展示一個更具統一性而適用於多層前看進位加法器模型。這個模 型。這個模型可適用任何整數N ,而不只是2 的次方。線性和佈線圖的設計是用4 微 米,互補式金氧半導體技術的骨牌 (domino) 線路方式。利用智慧的方法,可以產生 最小面積的加法器和最短時間的加法器。此外,程式也有能力接受使用者自己設計的 結構。由範例得知,所有加法器的佈線圖可以在十秒內產生。 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | N 位元並行加法器 | zh_TW |
dc.subject | 自動佈線圖 | zh_TW |
dc.title | N 位元並行加法器之自動佈線圖產生法 | zh_TW |
dc.type | Thesis | en_US |
dc.contributor.department | 電子研究所 | zh_TW |
Appears in Collections: | Thesis |