多處理機作業系統中輸出入子系統之研製

Abstract

本研究的目的在設計與研製多重處理機作業系統UNX ２８６的輸出入予系統，這是一 個雙iAPX２８６結構下的實驗性作業系統，我們使用兩套iSBC２８６單電路皮計算機 作為主處理機( 簡稱CPU ) ，另外利用IBM PC/XT 微電腦作為輸出入處理機( 簡稱IO P ) 。這些處理機與一組共同的記憶體都配置在Multibus上，所有處理機之間的通信 都是經由這組共同記憶體來完成。 在UNX ２８６系統中，所有的週邊裝置都是由IOP 來控制，它與CPU 間經由通信與同 步的方式來合作。利用PC本身的功能來設計IOP 可以減輕CPU 的負荷，經過某些改進 後，我們成功地研製出一個高效率的輸出入子系統。 在此設計中，我們以時間來啟動終端機的輸出，將終端機輸出時花在與IOP 通信上的 工作量減至最低，經過分析與測試的結果都能令人滿意。在PC上大約有４００K 到５ ００K 位元組的記憶體可作為磁碟機輸出入緩衝區，我們採用最簡單的方式來管理這 些緩衝區，以減少不必要的工作負荷。匯流排爭用情形( bus contention )是影響我 系統效率的一個重要因素，我們使用Markovian 模型來預測在不同性況下整個系統的 效率。 最後，特將此研究的貢獻歸納如下： １．提出時間啟動的終端機輸出方式與磁碟機緩衝區的管理方式，有助於輸出入處理 機設計上的考慮。 ２．對匯流排爭用情形的模型設計技巧與預測的結果，可供以後的研作參考。 ３．從設計與研製此系統所獲得的經驗，可作為以後設計多重處理機作業系統中輸出 入予系統的架構。