一個用於數位電路的混合階層模擬器

Abstract

在本篇論文中將介紹一個我們設計的混合階層模擬器。它用到了一個使用「計數方法 」的快速閘階層模擬器，和三個分別能偵測不同時序錯誤的功能階層模擬器。其架構 及資料結構的設計考慮到作混合階層模擬的需要；使得線路上不同的部份得以按其所 需使用不同的模擬方式。這項設計適於將來延伸到行為階層以及電路階層和時序的模 擬。