1. You are Here：

Full metadata record
DC FieldValueLanguage
dc.contributor.author吳敬平en_US
dc.contributor.authorWU, JIN-PINGen_US
dc.contributor.author任建葳en_US
dc.contributor.author沈文仁en_US
dc.contributor.author李崇仁en_US
dc.contributor.authorREN, JIAN-WEIen_US
dc.contributor.authorSHEN, WEN-RENen_US
dc.contributor.authorLI, CHONG-RENen_US
dc.date.accessioned2014-12-12T02:03:38Z-
dc.date.available2014-12-12T02:03:38Z-
dc.date.issued1985en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT742430001en_US
dc.identifier.urihttp://hdl.handle.net/11536/52401-
dc.description.abstract在本篇論文中將介紹一個我們設計的混合階層模擬器。它用到了一個使用「計數方法 」的快速閘階層模擬器，和三個分別能偵測不同時序錯誤的功能階層模擬器。其架構 及資料結構的設計考慮到作混合階層模擬的需要；使得線路上不同的部份得以按其所 需使用不同的模擬方式。這項設計適於將來延伸到行為階層以及電路階層和時序的模 擬。zh_TW
dc.language.isozh_TWen_US
dc.subject數位電路zh_TW
dc.subject電路zh_TW
dc.subject混合階層模擬器zh_TW
dc.subject模擬zh_TW
dc.subject階層模擬器zh_TW
dc.subject階層zh_TW
dc.title一個用於數位電路的混合階層模擬器zh_TW
dc.typeThesisen_US
dc.contributor.department電子研究所zh_TW
Appears in Collections:Thesis


Related Contents
Loading...