有限指令集計算機之超大型積體電路的設計與製作第二部份: 記錄器檔案及其管理子系統

Abstract

本論文主旨在設計一個有限指令集計算機之記錄器檔案子系統的邏輯電路與製作；此 記錄器之管理不同於一般計算機，仍採用可變化大小記錄器，其減少因程式呼叫和返 回所引起的延緩，增加記錄器之硬體利用率達一倍以上，使其比一般計算機有較好之 效率。 文中首先討論子系統的功能，修正記錄器檔案的管理，與協調各相位所操作之時間； 其次我們設計子系統之邏輯及其對應之電路，以至於到製作之完成，最後我們討論可 變化大小之記錄器檔案對計算機文章與硬體花費上之影響，以提供以後對發展計算機 的參考。