具共時偵錯能力之 VLSI 陣列處理器之設計

標題:	具共時偵錯能力之 VLSI 陣列處理器之設計
作者:	劉啟民 LIU, GI-MIN 任建葳 REN, JIAN-WEI 電子研究所
關鍵字:	共時偵錯能力;VLSI 陣列處理器;邏輯基礙容錯;網路;電腦輔助設計;容錯能力
公開日期:	1986
摘要:	在本論文中，我們將要對「邏輯基礎容錯」方式的矩陣運算作一研究並以這方式為基礎，提出一套系統化的方法來設計容錯式VLSI陣列處理器，這方法有以下三個特色：１•針對不同網路形態的高適應性２•電腦輔助設計的高可行性３•具容錯能力所需的低額外花費
URI:	http://140.113.39.130/cdrfb3/record/nctu/#NT752430032 http://hdl.handle.net/11536/52932
顯示於類別：	畢業論文