統計資料

總造訪次數

檢視
Design of 2xVDD-Tolerant Power-Rail ESD Clamp Circuit With Consideration of Gate Leakage Current in 65-nm CMOS Technology 109

本月總瀏覽

六月 2024 七月 2024 八月 2024 九月 2024 十月 2024 十一月 2024 十二月 2024
Design of 2xVDD-Tolerant Power-Rail ESD Clamp Circuit With Consideration of Gate Leakage Current in 65-nm CMOS Technology 0 0 0 0 1 0 1

檔案下載

檢視
000277884100035.pdf 9

國家瀏覽排行

檢視
中國 95
美國 11
巴西 1
印度 1

縣市瀏覽排行

檢視
Shenzhen 95
Menlo Park 6
Kirksville 3
Edmond 1
Kensington 1