陣列處理器的再組與開關設計

Abstract

由於VLSI技術進步，人們可以在同一單位面積上製造更多的電路，本論文中，針對如 何提高VLSI陳列處理器的可靠度提出一套再組理論，而此套理論所需要的全面性（ global）連線最少。這套理論完全分配給工作單元個別來執行，除了永久的錯誤之外 ，此套理論亦能成功地解決暫態式的錯誤。基於此套理論，我們設計了一個開關，並 加以模擬來證實設計的正確性，再者，我們也提供了一套系統式的方法來解決當開關 也會發生錯誤的情況，另外，對於相關的時序問題以及輸出／輸入埠的安排，我們也 做了一些探討。