多對差動輸入運算放大器之設計考慮與其于低抵補電壓及低雜訊之運算放大器上之應用

Abstract

本論文要旨在探討兩個主題：首先由分析傳統雙端輸入運算放大器，進而發展出多對 差動輸入放大器，藉以同時處理多對差動訊號，在應用上減少了許多零組件及繁雜接 線以困擾，但由於相同電晶體之難以完全匹配，造成抵補電壓增加及共同訊號之排斥 減弱，故只專注於設計兩對差動輸入運算放大器。 另一方面研究降低運算放大器之抵補電壓與雜訊，應用兩對差動輸入運算放大器，我 們發展出兩種新型低抵補電壓之運算放大器，可應用於切換電容濾波器，也可做獨立 元件。由ESPICE模擬可得約１０微伏特的輸入抵補電壓。另外，我們也提出三種新型 低抵補電壓及低雜訊的運算放大器架構。雖然沒有適當的軟體可藉以模擬，由理論的 推導我們仍然可確定其優異的降低雜訊功能，這些線路都正在製造成積體電路之中， 有待日後之測量。