高速高準取樣/ 保持電路之分析與設計

Abstract

本論文對橋式架構的高速取樣╱保持電路進行誤差分析，針對各項造成誤差的因素進 行定量的討論。分析結果顯示取樣╱保持電路的準確度主要受到其驅動電路的影響， 尤其存在於上下驅動電流間不相等和不同步的現象是造成誤差最大的原因。 接著本論文提出一個能夠改善驅動電流間不相等和不同步現象的新架構以提高此電路 的準確度。根據此架構設計之電路經摹擬顯示其取樣頻率可達到５０MHz ，準確度則 可達到９９．９％。 最後，本論文進行一項實際的電路實驗，利用一般商用的電晶體陣列組成比新電路並 進行測試。實驗結果證實了此電路的可行性。