CDFA--一個有管制的資料流處理機架構之設計

Abstract

CDFA（CONTROLLED DATA FLOW ARCHITECHTURE）處理機設計之目標，在於研究在傳統 的程式環境及單一處理機的條件下，如何使用多個功能單元（FUNCTION UNITS）以達 成快速並行處理多個組合語言指令，加速程式速度之效果。因此研究之重點，在於研 究具有多個功能單元的處理機架構，及多功能單元的有效管理方法，並進而獲得一高 速處理機的設計方法。此一設計應用於大量數值運算時，可獲致突出的表現。 CDFA處理機依據有管制的資料流執行模式（CONTROLLED DATA FLOW EXECUTION MODEL ）管理眾多的功能單元、及各個組合語言指令的動態行為；利用暫存器重新命名技巧 （REGISTER RENAMING TECHNIQUE ）解除不必要的資料相依性，提高程式平行度；並 提供精確岔斷（PRECISE INTERRUPT ）的能力。本論文就如何實現這些法則逐一探討 ，並提出可行的線路設計。 經由一個暫存器轉移層次（REGISTER TRANSFER LEVEL ）的模擬程式（以Ｃ語言撰寫 ）驗證，對於一個具有許多浮點運算指令的程式，即使每一個浮點運算需耗用甚多機 器周期，在每個機器周期解碼一個指令的條件下，CDFA處理機仍然可以獲得近乎平均 每個機器周期完成近乎一個指令的效能表現；若是每個機器周期解碼兩個指令，則可 獲得更好的效能表現。