面積最佳的傳遞電晶體邏輯之化簡

Abstract

現代超大型積體電路的設計目標之一，乃在于增加每單位面積所能容納數位函數之數 目。而限制這一數目的決定因素則在于電路的密度及功率的消耗。鑑于大電路密度， 快操作速率，低消耗功率等諸項緣由，僅由傳遞電晶體所組成的傳遞電晶體網路邏輯 ，就成了超大型積體電路設計中一種令人極感興趣的建構單元。但是，很可惜的是多 輸出傳遞電晶體邏輯因為存在嚴重的暗徑（sneak path）問題，卻是一個不敷實用的 電路。 在本篇論文當中，我們研製了一個單輸出組合型傳遞電晶體邏輯化簡的程式AROPAS， 利用此一程式我們能夠得到佈局面積最佳化的結果。因為傳遞電晶體邏輯佈局規則的 特點，控制變數所用變數型別的數目也成影響面積大小的重要因素。所以我們重新定 義了一個能夠反映控制變數所用變數型別的數目，傳遞主積項的數目，與佈局面積之 間關係的價值函數。根據此函數的結果，用來判別一傳遞主積項是否屬於最小價值涵 蓋。依此得到的最小價值涵蓋即為佈局面積最佳化的結果。 全部程式已利用C 程式語言在SUN ３╱１６０工作站上的UNIX系統下完成。最後，我 們並且將結果與傳統只考慮傳遞主積項數目之價值函數的方法（PAVOS） 所得化簡之 結果作一比較。在十個任意產生的例子裡，AROPAS比PAVOS 多耗費了１２％的執行時 間來得到約８％的面積節省。此外，AROPAS有著極為簡單的輸出格式，即使是經驗教 差的佈局員也能輕易地得到極佳的佈局結果。