高品質槽溝式電容之製作技術及可靠性分析

Abstract

動態記憶元件所能儲存的記憶位元每三年增為四倍，但每一位元所儲存的電荷及整個 元件的大小則須保持不變，才能滿足良率及包裝的要求。為了儲存的位元數目能夠繼 續以４的倍數成，每一個位元的尺寸及儲存電荷的介電層厚度均需要繼續縮小下去。 槽溝式電容技術即是因應此種需求而產生。本文針對槽溝式電容的製作技術、介電層 的可靠性分析、及少數載體壽命對於電荷儲存時間的影響做詳細的探討。 第一章說明槽溝式電容的由來及其優缺點，同時針對缺點提出磊晶圓化的技術。對於 介電層結構及電流傳輸機構，說明分析的理由。 第二章介紹理論及技術基礎，包括槽溝式電容的蝕刻理論、蝕刻後續的處理步驟、介 電層成長受到那些因素影響，介電層崩潰的機構、介電層的電流傳輸原理、及少數載 體壽命與表面少數載體產生速率的理論。 第三章說明實驗的步驟及電性測量所使用的儀器。 第四章中探討實驗的結果及討論。首先探討槽溝蝕刻率，矽與其他薄膜蝕刻比，及槽 溝形狀與尺寸控制的結果。由SEM 照片看出，磊晶圓化處理可以有效克服槽溝式電容 的各種缺點，包括抗張力造成氧化速率變慢及銳角提高電場強度。此技術所製作完成 的槽溝式ONO 電容，在TZDB、少數載體壽命及漏電流，均比平面式ONO 電容相當或更 好。在ONO 電流傳輸方面，本文提出一理想化的ONO 傳輸公式。根據此傳輸公式，可 以預測ONO 結構的每一層薄膜的厚度極限，同時對每一層厚度做最佳化的調整。 綜合以上的研究，本文證實槽溝式ONO 電容結構極適合於高密度動態記憶元件的應用 。