完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.author | 王建善 | en_US |
dc.contributor.author | WANG,JIAN-SHAN | en_US |
dc.contributor.author | 徐力行 | en_US |
dc.contributor.author | XU,LI-XING | en_US |
dc.date.accessioned | 2014-12-12T02:06:38Z | - |
dc.date.available | 2014-12-12T02:06:38Z | - |
dc.date.issued | 1989 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT782392039 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/54441 | - |
dc.description.abstract | 這篇論文介紹一種應用於一組多變數布林函式的佈局方法。此項邏輯設計方法兼具有 邏輯最佳化與拓樸最佳化的功能。佈局設計的觀點源自於一種電晶體合併程序。這種 合併程序能夠把一個布林函式綱路轉化成一個非串並聯綱路,然而系統佈局的完整性 並不被破壞。首先一組經過簡化的布林函式群被表示成一個圖形模式。目的在於尋求 最大的褶疊對。藉著建立一個合併最大電晶體總數的分割表,可以完成一組串並聯綱 路的佈局。其後使用函式排列,行排序及列交換尋求更近一步的電晶體合併。這個過 程一直被循環,最後得到一個最佳化的合成綱路。由實驗得知本方法應用在佈局,其 面積和金屬線長均有很顯著的減少。 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | 金氧半電晶體 | zh_TW |
dc.subject | 合併 | zh_TW |
dc.subject | 褶疊佈局 | zh_TW |
dc.subject | 邏輯最佳化 | zh_TW |
dc.subject | 拓撲最佳化 | zh_TW |
dc.subject | 電晶體合併程序 | zh_TW |
dc.title | 金氧半電晶體的合併輿褶疊佈局 | zh_TW |
dc.type | Thesis | en_US |
dc.contributor.department | 資訊科學與工程研究所 | zh_TW |
顯示於類別: | 畢業論文 |