硬體平行指令解碼及發行之方法

Abstract

本論文研究主旨在於設計一個具有擴充性的平行指令解碼器，使能同時解碼連續指令 ，並解決其間的資料相依關係。我們嘗試運用這種平行解碼指令的方法，打破傳統計 算機一次只解碼一個指令的限制，以達到每個週期能有多個指令同時發行，進而找出 程式中最大的平行度。 在我們的硬體平行解碼器設計中，主要運用copy operand技巧來解決anti-dependen- cy和使用暫存器重新命名方法解決output-depen-dency。並運用一個資料相依關係表 (dependency table)來偵測指令間的資料相依關係。當存在有資料相依關係時再藉由 bypass tag邏輯取用到正確的標籤。除此外，還藉由標籤槽及懸置釋回串列的使用來 有效提供暫存器重新命名所需之標籤。 我們將硬體平行解碼器置於多個功能單元架構下進行模擬，並選用 Livermore loops 前14個迴圈當作測試程式。來驗證平行指令解碼器的效能及其功能的正確性。 最後，硬體平行解碼器若能與軟體方法互相配合的話，二者相輔相成將會有更好的效 能。