可抹除可規劃 讀記憶體特性的研究

Abstract

本實驗主要可抹除可規劃唯讀記憶體(EPROM) 的特性, 在此實驗中, 介於複晶矽之間 的電介質有氧化層, 其厚度約0.03微米, 及氧化層/ 氮化矽/ 氧化層的堆壘層, 其等 效於氧化層的厚度約0.02微米。 可抹除可規劃唯讀記憶體的一些基本特性與傳統金氧半電晶體相似, 但有一點不同就 是可抹除可規劃唯讀記憶體的汲極電流會隨汲極電壓增加, 不吳飽和現象。 介於複晶矽之間是氧化層/ 氮化矽/ 氧化層堆壘層的可抹除可規劃唯讀記憶體, 其較 介於複晶矽之間是氧化層的可抹除可規劃唯讀記憶體有較大的閘極耦合系數及較小的 汲極耦合系數, 故它有較小的汲極導通效應和較大的讀取電流, 且被規劃時可使用較 小的閘極電壓。 我們藉著分別改變控制閘極電壓、汲極電壓及規劃時間去比較介於複晶矽之間不同電 介質的可抹除可規劃唯讀記憶體之規劃特性, 并且比較了不同通道長度及不同通道離 子佈植量的規劃能力。通道短及高通道離子佈植量會有較強的規劃能力, 但會有一些 負面的影響。通道短, 汲極耦合系數較大, 汲極導通效應也較大, 通道離子佈植量高 , 讀取電流會較小。 在閘極擾亂方面, 由於介於複晶矽之間的電介質材料不同, 其閘極擾亂特性也不一樣 , 在閘極擾亂的實驗中, 我們利用流過閘極氧化層及流過介於複晶矽之間電介質的漏 電流去計算閘極擾亂的特性。用此方法所得到的計算值與測量結果比較, 其趨勢相當 符合。