標題: 採用2BIQ碼的數位用戶迴路橋式接頭等化器
作者: 熊大誠
XIONG,DA-CHENG
魏哲和
WEI,ZHE-HE
電子研究所
關鍵字: 2BIQ碼;數位用戶迴路橋式;接頭等化器;數据通信;整体服務數位網路;符際干擾;橋式接頭回音;可程式的閘陣列;DATA-COMMUNICATION;ISDN;INTERSYMBOL-INTERFERENCE;BRDGED-TAP-ECHO;LOGIC-CELL-ARRAY
公開日期: 1989
摘要: 由於數據通信(data communication)的需求量越來越大; 如何利用現有普及率最高的 電話綱路來構成一個世界性的數據通信綱路, 是整體服務數位綱路(ISDN)的目標。 由於頻寬的限制; 使用現有的用戶回路電話線來傳送大量的數據時, 會有許多干擾(i -nterference) 和損害(impairments)。 因此, 我們必須針對這些干擾和損害來設計 一些硬體線路, 才能正確地接收到信號。設計橋式接頭等化器(bridged-tap equali- zer)的目的即在於解決符際干擾(intersymbol interference)以及橋式接頭回音(br- idged-tap echo)。 在本論文中, 我們提出一種能夠消除符際干擾的數位用戶回路橋式接頭等化器的架構 。而這個橋式接頭等化器是根據判別式回饋等化器(decision feedback equalizer) 架構來設計的; 它使用取正負號的最小均方演算法(signed LMS algorithm)來估計頻 道脈衝響應的后游標值(postcursor)。我們發展出一種新的可改變調整步調(variabl -e stepsize)的方法以及一種波形導向調整方法(shape-oriented adjustment meth- od) 來改進橋式接頭等化器的收斂速度。我們用電腦程式模擬這個橋式接頭等化器的 架構和調整系數的演算法; 證實了它們的可行性。最后, 我們使用一種可程式的閘陣 列(logic cell array)所做成的硬體線路來模擬實際的狀態(real-time simulation) 。
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT782430061
http://hdl.handle.net/11536/54666
顯示於類別:畢業論文