具有錯誤符號及可拭去符號訂正能力的RS碼高速解碼器之超大型積體電路設計

Abstract

本文提出一種根據標準代數解碼法與步階解碼法混合型式的新型代數解碼法。根據此 新型代數解碼法，而提出一個具有錯誤符號及可拭去符號訂正能力的RS碼高速解碼器 之積體電路設計。此解碼器只需n 個脈衝即可將接收碼解碼完成，亦即碼器可以和線 上信號等速同步解碼。 本文亦提出一種計算可拭去符號位置多項式之係數的串列架構。此架構所需的乘法器 數目較平行架構少，並且可以使解碼器具有通用性。也就是說，一個以最小碼距等於 7 所設計的解碼器亦可對最小碼距小於 7的RS碼進行解碼，所需要的代價只是改變控 制電路，其他的電路則不變。如此，可以使解碼器更具有彈性，以及提高使用效率。 (15，11)RS解碼器及由其縮短的(7，3)RS解碼器在本文中做為設計範例來說明上述演 算法則及架構的實際操作程序。此二種解碼器在Daisy 工作站上模擬的結果顯示：如 果使用1.2 微米互補式金屬氧化層半導體生產技術，則其工作頻率可以高達每秒二百 萬個符號以上。 最後以此解碼器與標準代數解碼器、時城解碼器、以及轉換式解碼器做比較時顯示： 當這些解碼器用於CD或 DAT上，專門做為可拭去符號的解碼時，新型代數解碼器的電 路複雜度最低，並且適用於超大型積體電路之製作。