非飽和雙極性邏輯電路的新型延遲模式化技術和物理時序模式與其在電路性能改進之應用

Abstract

本論文首先提出一以電流為輸入╱輸出信號的非飽和性雙戴子電晶體之新型大信號等 效電路。根據此等效電路發展出 DCTL 和適用于小并聯電容 的 NTL之物理時序模式 方法。并經由SPICE 模擬結果比較及NTL 環形振蕩器之實驗印證, 其誤差均在25﹪以 下。 進而用此雙載子電流域等效電路暨電流域分析技術發展一套適用于 值較大範圍的雙 載子NTL 物理時序模式, 使其可適用于高速率有低功率的NTL 設計。在不同的元件及 電路參數下, 由此模式計算轉換時間之誤差在 10﹪ 以內, 而延遲時間計算結果之誤 差在16﹪以內。同時此時序模式亦用來發展一套雙載子NTL 電路的尺寸和 設計方法 。由此研究中發現NTL 電路存在一 的臨界值 (此時NTL 電路不發生電流或電壓 之超越或欠過情況) , 而 之最佳化設計在1∼1.25 之間。同時本論文亦提出 的完整和簡化計算模式。這些模式和設計方法都進一步的應用于NTL 閘的尺寸設計、 緩喳器的設計例子中。 相同之理念亦成功的應用于開發雙載子CML 電路之新型物理時序模式。經由廣泛SPIC E 模擬結果之比較, 印證此新型CML 時序模式有良好準確性。其中CML 反相器的轉換 時間之計算誤差有10﹪以內而遲時間之計算誤差在15﹪以內, CML 多輸入NOR 閘和OR 閘的相關誤差均在10﹪以內。進而以此CNL 的新型物理時序模式開發有關CNL 多輸入 NOR╱OR 閘的設計規範。其中發現固然增加等效射極電容 可有效的減少延遲時間, 但由于 大于某值時其將會有電流超溢發生, 而此現象將限制可用的 值範圍和 CMLN OR閘輸入數目。 由于所提出之電流域等效電路及分析技術既簡單又可促使復雜的高速雙載子邏輯電路 延遲時間模式變成有效率和可分離且可分析的模式, 這些方法將可適用于其他的高速 雙載子邏輯電路系列。相對于數值模擬方法, 這些電流域物理模式擁有消耗少量CPU 時間及記憶量且有良好的精確性和寬廣的元件暨電路參數適用範圍等優點。這些優點 令這些電流域物理時序模式適用于高速雙載子之超大型積體電路的電腦輔助設計和最 佳化設計。