次微米元件閘極介電層之電性研究

Abstract

本文對於氧化氮化矽介電層之電性及可靠度作有系統的研究。因為這些氮化矽會降 低介面介電層的能隙，結果亦降低了介面介電層與矽基座間的障礙高度，所以稍微 提高了漏電流；儘管如此，氮化矽的存在改善了介電層的結構並且降低微細缺陷密 度，使得漏電流均勻的分佈在整個介電層，所以崩潰電場的分佈比較集中。此外氮 原子的存在可以強化介面的鍵結並且可以減低介面的應力，使介電層在電流加壓下 不易斷鍵，故減少接面缺陷的產生。由於沈積氮化矽中含有氮和氫原子而形成電子 捕捉中心，因此適當的氧化程序會降低氮和氫原子，同時也降低捕捉中心；而適當 的捕捉中心可以阻止電流加壓時電子的再度入侵，故可避免介電層中弱鍵被持續撞 擊造成崩潰。因此，適當的氮化矽厚度經過氧化之後將可得到很好的介電特性。另 外，因為離子佈植時會導致鍵結的斷裂而氧化氮化矽有較強的鍵結結構，並且在熱 處理時也可以防止雜質的穿透。因此，氧化氮化矽的電性比二氧化矽更優良，而在 未來次微米元件的應用上氧化氮化矽是一種很有前途的製程技術。