標題: III-V異質接面元件電容電壓剖面模擬與分析
Simulation and analysis of C-V profiling for III-V heterojunction devices
作者: 王世維
WANG, SHI-WEI
張國明
ZHANG, GUO-MING
電子研究所
關鍵字: aIII-V異質;接面元件;電容電壓剖面模擬
公開日期: 1991
摘要: 傳統上,電壓電容剖面(C-V profiling) 技術大多用來測量半導體之摻雜濃度 ( doping density) 。但亦可用於量測異質接面之能帶不連續(band discontinuity) 。本論文成功地發展出適用於n型相同態(isotype) 異質接面的改良電容電壓剖面 公式並用來獲得能帶不連續量。 在另一方面,由於不同材料間的不相似,造成了介面陷阱(interface traps) 的存 在。介面陷阱將會影響元件的特性。而電容電壓法正可以用來探索介面陷阱在不同 狀態下的性質。
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT802430032
http://hdl.handle.net/11536/56064
顯示於類別:畢業論文