完整後設資料紀錄
DC 欄位語言
dc.contributor.author陳奇祥en_US
dc.contributor.authorChyi-Hsiang Chernen_US
dc.contributor.author葉清發en_US
dc.contributor.authorChing-Fa Yehen_US
dc.date.accessioned2014-12-12T02:10:40Z-
dc.date.available2014-12-12T02:10:40Z-
dc.date.issued1992en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT810430032en_US
dc.identifier.urihttp://hdl.handle.net/11536/56892-
dc.description.abstract本論文主要探討與複晶矽薄膜電晶體有關的兩個主題:小尺寸效應和新結 構元件。第一部分集中在小於 10 微米的元件製造和探討。我們描述了 n 和 p 通道元件小尺寸效應的實驗結果,發現當元件尺寸縮小時,元件 特性有所改善,但不可避免的,短通道和窄寬度效應也同時發生,特別當 元件尺寸小於 5 微米時,臨限電壓的改變很明顯,我們會針對這些效應 作深入探討。同時,我們對元件氫化的效應及漏電流的傳導機制也做了適 度的討論。為了有效降複晶矽薄膜電晶體不規則的漏電流,在第二部分中 ,我們嘗試發展一種新的結構稱之為雙緩衝汲極複晶矽薄膜電晶體。我們 也製作了幾種以前別人曾經發展過的結構做為比較之用,結果發現雙緩衝 汲極複晶矽薄膜電晶體比其他結構較能有效降低漏電流,同時適合高電壓 的操作 (約為 80 伏特)。接著,我們詳細地說明此元件操作的原理和特 徵,我們認為雙緩衝汲極複晶矽薄膜電晶體不僅減少汲極接面附近的電場 ,同時也擁有良好的汲極接面特性,所以能比其他元件較有效地降低漏電 流。最後,我們簡單說明此元件在實際操作時的偏壓情況,順便也預測此 元件其未來之趨勢。zh_TW
dc.language.isoen_USen_US
dc.subject臨限電壓;氫化;漏電流;場極板;雙緩衝汲極zh_TW
dc.subjectthreshold voltage; hydrogenation; off-state current; field- plate ; dual-buffer drainen_US
dc.title新結構複晶矽薄膜電晶體的設計與低溫製作zh_TW
dc.titleFabrication of Low-Temperature Processed Poly-Si TFT with Field- Plate Double Offset-Gate Structureen_US
dc.typeThesisen_US
dc.contributor.department電子研究所zh_TW
顯示於類別:畢業論文