可容錯分散式共享記憶體之設計與實作

Abstract

在本論文中，我們提出了一個有效的整合診斷與結構重組程序(integrated diagn- osis and reconfiguration or IDAR)以應用在超大型積體電路或圓片級(VLSI/WSI ) 處理機陣列(processor arrays)上。這個方法是將一個有故障元件的VLSI/WSI處 理機陣列，經過診斷與結構重組程序更改使成為一個沒有故障元件的處理機陣列。 在產量提昇(yield enhancement) 方面，傳統方法分兩個階段，首先由診斷程序將 所有元件診斷完畢，然後把所有元件狀態（好或故障）傳給結構重組程序。而IDAR 方法是結構重組程序可在只有部份元件被診斷下執行，節省一些不必要的診斷時間 。它可在下述兩種情況下終止程序執行而不管其餘元件狀態：（一）已診斷過之元 件可重組成一個沒有故障元件的處理機陣列；（二）已診斷過元件中如發現有許多 故障元件，使得目前那些還沒有診斷過的元件即使全部都是好的，也不可能重組成 我們要的處理機陣列規格大小。我們系統化分析IDAR程序並把導出數學式子，利用 這些式子我們可估計出當目標處理機陣列大小為多少時，IDAR需要診斷全部元件。 我們進行了IDAR與其它程序之模擬及比較，實驗結果顯示用IDAR方法節省很多診斷 與結構重組時間。