Full metadata record
DC FieldValueLanguage
dc.contributor.author曾王道en_US
dc.contributor.authorZeng, Wang-Daoen_US
dc.contributor.author王國禎en_US
dc.contributor.authorWang, Guo-Zhenen_US
dc.date.accessioned2014-12-12T02:11:23Z-
dc.date.available2014-12-12T02:11:23Z-
dc.date.issued1992en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT814394003en_US
dc.identifier.urihttp://hdl.handle.net/11536/57463-
dc.description.abstract在本論文中我們提出了一個有效的超大型積體電路(VLSI)及圓片級(WSI) 平行結構 之錯誤診斷方法並以心臟陣列(systolic arrays) 作為應用的例子。這個方法的基 本構想是以垂直及水平的掃描路徑(scan path) 將二維的心臟陣列分割成數個獨立 的區域,使得每個區域內的元件能夠同時被測試,因此可大量的減少測試時間。分 割區域的大小影響著測試時間及硬體多支(hardware overhead) 大小的取捨。 本論文中陳述了一些可更改架構陣列(reconfigurable arrays) 設計的特點,包括 :(一).由於使用以掃描為基礎的設計方式,可使電路本身具備有線上測試(on- line testing) 功能。(二).將陣列加上比較器可以很容易將此電路修改成具有 自我測試(self-testing)能力的電路。(三).測試資料大小(test pattern size ) 是固定的並不會隨陣列大小不同而有所改變。另外我們也提出了一個針對可更改 架構陣列的改良設計以減少硬體多支,這個設計稱為完全連續掃描陣列(full ser- ial scan array) ,簡稱為FSS 陣列。 由於增加硬體元件會造成電路在速度上的遲延及在面積上的增加,我們已經作了一 些實驗來評估其影響。我們使用硬體描述語言VHDL(IEEE 1076 標準)來描述並模 擬及合成各種心臟陣列之運作。實驗的結果也証明我們所提出的方法是有效的且符 合成本效益。最後,我們並且對可更改架構陣列及FSS 陣列分析了其產量(yield) 以驗証本方法的有效性。本論文最主要的貢獻乃是在於提供一個有效可診斷設計及 診斷方法以使VLSI/WSI平行結構電路比較容易被測試且測試時間會較短,從而提高 其產量及降低成本。zh_TW
dc.language.isozh_TWen_US
dc.subject積體電路zh_TW
dc.subject平行結構zh_TW
dc.subject可診斷設計zh_TW
dc.subject診斷策略zh_TW
dc.subject資訊zh_TW
dc.subject電腦zh_TW
dc.subject電腦科學zh_TW
dc.subjectINFORMATIONen_US
dc.subjectCOMPUTERen_US
dc.subjectINFORAMTIONen_US
dc.subjectCOMPUTER-SCIENCEen_US
dc.title超大型積體電路平行結構之可診斷設計與診斷策略zh_TW
dc.titleDesign for diagnosability and diagnostic strategies of VLSI/WSI parallel architecturesen_US
dc.typeThesisen_US
dc.contributor.department資訊科學與工程研究所zh_TW
Appears in Collections:Thesis