Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 楊耀明 | en_US |
dc.contributor.author | Yow-Ming Yang | en_US |
dc.contributor.author | 陳正 | en_US |
dc.contributor.author | Cheng Chen | en_US |
dc.date.accessioned | 2014-12-12T02:11:53Z | - |
dc.date.available | 2014-12-12T02:11:53Z | - |
dc.date.issued | 1993 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT820392035 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/57840 | - |
dc.description.abstract | 本論文之目的在利用 PVM為工具來設計建立一個多處理機之平行記憶體模 擬環境. 對於我們系統的設計上的重要考慮作探討包括了平行記憶體系統 之設計,Two-level cache之設計, Multi-bank cache之設計, cache 一致 協定(cache coherence protocals) 等. 並據此設計一記憶體模擬系統, 作為系統研究設計理念方法及其建立的方式做一詳細的說明.目前我們已 將此記憶體模擬系統建立於SUNSPARC工作站上, 並完成初步的測試驗證工 作. 同時我們也利用若干標竿程式(benchmark programs)在此模擬系統做 模擬評估, 所得之結果可提供未來設計之重要參考. | zh_TW |
dc.language.iso | en_US | en_US |
dc.subject | 多處理系統;平行模擬;快取記憶體一致性 | zh_TW |
dc.subject | Multi-processor system;parallel simulation;cache coherence | en_US |
dc.title | 記憶體子系統平行模擬環境之研製 | zh_TW |
dc.title | Parallel Simulation Environment for Memory Subsystem Design | en_US |
dc.type | Thesis | en_US |
dc.contributor.department | 資訊科學與工程研究所 | zh_TW |
Appears in Collections: | Thesis |