多相位時序歪斜校正技術及其於時序交錯類比數位轉換器之應用

Full metadata record

DC Field	Value	Language
dc.contributor.author	王仲益	en_US
dc.contributor.author	吳介琮	en_US
dc.contributor.author	吳介琮	en_US
dc.date.accessioned	2014-12-12T02:26:40Z	-
dc.date.available	2014-12-12T02:26:40Z	-
dc.date.issued	2009	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#GT009211822	en_US
dc.identifier.uri	http://hdl.handle.net/11536/67913	-
dc.description.abstract	高電路廣泛應用於各種電子產品中,隨著MOS電晶體的通道長度越來越短,電晶體的寄生效應也隨之變小,這樣可以大大提升其操作數度以節省功率消耗.然而也是因為通道長度的縮短,使得各種電晶體的非理想特性使得類比電路設計的難度越來˙越高,讓類比電路的效能面臨嚴峻的考驗. 本篇論文描述一個多項位時序校正技術,並將其應用在時序交錯是類比數位轉換器上.針對我們所提出的校正技巧,推導其數學模型,藉以分析應用該系統所需要的最佳參數. 我們實現了一個65奈米金氧半場效電晶體的6-bit,16GS/s 435mW之時序交錯類比數位轉換器,他利用我們所提出的校正技術,將時序歪斜校正至最低,在輸入訊號為3GHz左右,等校取樣頻率為16GHz,可將原本19dB的SNDR改善至28dB,而由時序歪斜所造成的失真訊號則是由28dB改善至49dB.	zh_TW
dc.language.iso	en_US	en_US
dc.subject	類比數位轉換器	zh_TW
dc.subject	analog-to-digital converter	en_US
dc.title	多相位時序歪斜校正技術及其於時序交錯類比數位轉換器之應用	zh_TW
dc.title	Multi-Phase Timing Skew Calibratio nand Its Application to Timie-Interleaved ADCs	en_US
dc.type	Thesis	en_US
dc.contributor.department	電子研究所	zh_TW
Appears in Collections:	Thesis

Files in This Item:

182201.pdf

If it is a zip file, please download the file and unzip it, then open index.html in a browser to view the full text content.