1. 目前位置：

完整後設資料紀錄
DC 欄位值語言
dc.contributor.author陳柏達en_US
dc.contributor.authorPoda Chenen_US
dc.contributor.author周復芳en_US
dc.contributor.authorChristina F. Jouen_US
dc.date.accessioned2014-12-12T02:31:13Z-
dc.date.available2014-12-12T02:31:13Z-
dc.date.issued2004en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#GT009213637en_US
dc.identifier.urihttp://hdl.handle.net/11536/70767-
dc.description.abstract在此篇論文研究中，主要探討兩個主題：第一個主題是設計一個偏壓於0.7伏特的完全積體化CMOS低雜訊放大器，為了偏壓於0.7伏特且減少面積的消耗，電路的架構選擇P型的折疊式組態。由於電路的偏壓十分的低，電晶體能電壓擺幅有限，故電路在輸出級加入ㄧ個源極隨耦器以提升整體電路的線性度。電路採用on-wafer量測方式，量測結果不如預期，在7.28mW的功率損耗下只有2.2dB的增益以及6.2dB的雜訊指數，其原因主要來自於輸入端的匹配發生嚴重頻率漂移，此原因將於論文中做討論。第二個主題是設計一個偏壓於0.7伏特的完全差動型態CMOS雙平衡式混頻器，由於混頻器的中頻選擇2MHz，電路選擇P型的折疊式組態減少1/f對電路的影響，也由於使用折疊式組態，混頻器的轉導級電流以及開關級電流能夠彼此獨立以達到更佳的電路特性，此電路在LC tank部份做了ㄧ些改進，將兩組獨立的tank改為一組相關的tank以減少所需的電感值以減少面積的損耗。我們採用電路板量測方式而其中的差異將於論文中探討。以上兩組晶片皆以台積電CMOS 0.18um的製程實現並完成量測和模擬比較。zh_TW
dc.language.isoen_USen_US
dc.subject可調增益低雜訊放大器zh_TW
dc.subject混頻器zh_TW
dc.subjectvarialbe-gain LNAen_US
dc.subjectMixeren_US
dc.title應用於藍芽系統之超低電壓(0.7V)可調增益低雜訊放大器及混頻器設計zh_TW
dc.titleDesign of Ultra Low Voltage (0.7V) Variable-Gain LNA and Mixer for Bluetooth Applicationen_US
dc.typeThesisen_US
dc.contributor.department電信工程研究所zh_TW
顯示於類別：畢業論文


文件中的檔案：

  1. 363701.pdf

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。

相關內容
Loading...