統計資料

總造訪次數

檢視
Low-capacitance ESD protection design for high-speed I/O interfaces in a 130-nm CMOS process 117

本月總瀏覽

八月 2025 九月 2025 十月 2025 十一月 2025 十二月 2025 一月 2026 二月 2026
Low-capacitance ESD protection design for high-speed I/O interfaces in a 130-nm CMOS process 0 0 0 0 0 2 3

檔案下載

檢視
000267098700014.pdf 4

國家瀏覽排行

檢視
中國 96
美國 13
法國 2
德國 1
台灣 1
越南 1

縣市瀏覽排行

檢視
Shenzhen 96
Kensington 7
Menlo Park 3
Paris 2
Baltimore 1
Hanoi 1
Hsinchu 1
Parsippany 1
Santa Ana 1