利用Coprocessor介面在32位元嵌入式系統上實現加解密加速器

Abstract

由於AES是屬於高速的加解密系統，但是硬體在和CPU系統平台整合後會造成效能降低，因此提高生產率是很重要的。在本論文中，提出利用凌陽科技公司的產品『S+Core』之系統平台，使用『S+Core』中所提供指令集擴充的功能 Coprocessor 介面來加速AES加解密系統，支援鑰匙長度為128 位元，192 位元和256位元。我們所提供的鑰匙產生單元可以即時產生加密所需的鑰匙，另外我們提出一套適合用於Coprocessor 介面的加速硬體單元。我們所提出來的架構基於0.18微米聯華電子(UMC)互補式金氧半導體製程， 我們的硬體設計需要包含47500個邏輯閘，產能可達到1.82Gbps。