應用於無線網路之低電壓(0.7V)變壓器迴授低雜訊放大器與應用於超寬頻系統之低雜訊放大器之設計

Abstract

本論文的第一部份介紹低電壓低雜訊放大器電路設計方法，利用變壓器迴授來提升輸入輸出的隔絕度取代原有的疊接的低雜訊放大器架構。實作的低雜訊放大器顯示其並沒有達到預期的結果。第二部份探討其原因,最大的影響因素可能為晶片內部佈局不佳所造成的。將晶片鎊線於PCB版子上並進一步探討。 在第三部份，介紹一個寬頻的低雜訊放大器，其輸入匹配利用電晶體雜散電容來達成。此方法可以使輸入匹配網路簡化，並且減少雜訊的貢獻。其模擬結果顯示3.1GHz~10.6GHz其輸入返回損耗和輸出返回損耗皆在-10dB以下，增益為12dB，最小雜訊指數為4.5dB。但量測時與預期的模擬結果並不符合，在接下來的章節中也做了原因探討。